»ï¼ºÀüÀÚ¿Í ³×À̹ö°¡ ¸¸µç ÀΰøÁö´É(AI) ¹ÝµµÃ¼ »ó¿ëÈ°¡ ÀÓ¹ÚÇß´Ù. ¾ç»ç°¡ °³¹ßÇÑ ¹ÝµµÃ¼°¡ ÃÊ´ë±Ô¸ð AI ¸ðµ¨ ±¸µ¿ Å×½ºÆ®¿¡¼ ¼¼°èÀû ¼öÁØÀÇ ¼º´ÉÀ» º¸ÀÎ °ÍÀ¸·Î ³ªÅ¸³µ´Ù. ÃÊ°Å´ë AI ¹ÝµµÃ¼ ±â¼úÀ» È®º¸Çß´Ù´Â Àǹ̷Î, AI ¹ÝµµÃ¼ µ¶¸³ÀÌ ÃÊÀб⿡ µé¾î°¬´Ù. 19ÀÏ ¾÷°è¿¡ µû¸£¸é »ï¼ºÀüÀÚ¿Í ³×À̹ö´Â ÃÖ±Ù AI ¹ÝµµÃ¼ Ĩ ¼Ö·ç¼Ç ½ÃÇè Æò°¡(µ¥¸ð)¸¦ ¼º°øÀûÀ¸·Î ¿Ï·áÇß´Ù. ¾ç»ç´Â ÀÛ³â 12¿ù AI ¹ÝµµÃ¼ ¼Ö·ç¼Ç °øµ¿ °³¹ßÀ» À§ÇÑ ¾÷¹« Çù¾àÀ» ü°áÇߴµ¥, ¾à 1³â¸¸¿¡ »ó¿ë ¼öÁØÀÇ ±â¼úÀ» È®º¸ÇÑ °ÍÀÌ´Ù. ÀÌ »ç¾È¿¡ ÀüÅëÇÑ °ü°èÀÚ´Â ¡°½ÇÁ¦ ÃÊ°Å´ë AI ¸ðµ¨À» ±¸µ¿ÇØ ºÃ°í »ó´çÇÑ ¼º´É °á°ú°¡ ³ª¿Ô´Ù¡±°í ¹àÇû´Ù. ½ÃÇè Æò°¡¿¡ ¾²ÀÎ ÃÊ°Å´ë AI ¸ðµ¨Àº ³×À̹öÀÇ ÇÏÀÌÆÛŬ·Î¹ÙX·Î ÃßÁ¤µÈ´Ù. »ï¼ºÀüÀÚ¿Í ³×À̹ö°¡ ¸¸µç AI ¹ÝµµÃ¼´Â 'ÇÁ·Î±×·¡¸Óºí(FPGA)'·Î Á¦À۵ƴÙ. FPGA´Â ¿ëµµ¿¡ ¸Â°Ô ÇÁ·Î±×·¡¹ÖÀÌ °¡´ÉÇÑ ¹ÝµµÃ¼´Ù. ȸ·Îº¯°æÀÌ ºÒ°¡´ÉÇÑ ÀÏ¹Ý ¹ÝµµÃ¼(ASIC)¿Í ´Þ¸® ÇÊ¿ä¿¡ µû¶ó ȸ·Î¸¦ ´Ù½Ã ±¸¼ºÇÒ ¼ö ÀÖ´Â °ÍÀÌ Æ¯Â¡ÀÌ´Ù. ÀÎÅÚ°ú AMD ÀÚȸ»ç ÀÚÀϸµ½º°¡ FPGA·Î AI ¹ÝµµÃ¼¸¦ °³¹ßÇÏ°í ÀÖÀ¸¸ç, ¸¶ÀÌÅ©·Î¼ÒÇÁÆ®(MS)µµ FPGA ±â¹Ý AI °¡¼Ó±â¸¦ ÀÚ»ç Ŭ¶ó¿ìµå ¼ºñ½ºÀÎ ¾ÖÀú¿¡ žÀçÇß´Ù. AI ¹ÝµµÃ¼ ĨÀº AI ¸ðµ¨¿¡ ÃÖÀûÈµÈ ÇÁ·Î±×·¡¹ÖÀÌ ÇÊ¿äÇϱ⠶§¹®¿¡ »ï¼ºÀüÀÚ¿Í ³×À̹ö´Â FPGA¸¦ ¼±ÅÃÇÑ °ÍÀ¸·Î º¸ÀδÙ. |